| 1. | These microprocessors implement the "Amazon", or "PowerPC-AS", instruction set architecture (ISA).
Ces microprocesseurs implémentent l'architecture appelée "Amazon" ou "PowerPC-AS". |
| 2. | SPARC (Scalable Processor Architecture) is a reduced instruction set computing (RISC) instruction set architecture (ISA) originally developed by Sun Microsystems.
SPARC, acronyme de Scalable Processor Architecture, est une architecture de processeur de type RISC, originellement développée par Sun Microsystems. |
| 3. | The POWER1 is a multi-chip CPU developed and fabricated by IBM that implemented the POWER instruction set architecture (ISA).
Le POWER1 est un processeur multi-puces développé et fabriqué par IBM implémentant le jeu d'instruction POWER (Performance Optimisation With Enhanced RISC). |
| 4. | The R4600, code-named "Orion", is a microprocessor developed by Quantum Effect Design (QED) that implemented the MIPS III instruction set architecture (ISA).
Le R4600, nom de code « Orion » est un microprocesseur 64 bits à architecture MIPS développé par Quantum Effect Design. |
| 5. | The MMIX instruction set architecture is supported by a number of software tools for computer architecture research and software development.
L’architecture de jeu d’instruction MMIX est utilisable à travers tout une panoplie d’outils logiciels pour la recherche en développement logiciel et en architecture d’ordinateur. |
| 6. | The various addressing modes that are defined in a given instruction set architecture define how machine language instructions in that architecture identify the operand(s) of each instruction.
Les modes d'adressages définis dans une architecture régissent la façon dont les instructions en langage machine identifient leurs opérandes. |
| 7. | It was one of Intel's first attempts at an entirely new, high-end instruction set architecture since the failed Intel iAPX 432 from the 1980s.
L'i860 est le premier à proposer une architecture et un jeu d'instructions (ISA, Instruction Set Architecture) complètement nouveau, depuis l'échec de l'iAPX 432 au début des années 1980. |
| 8. | The PDP-7 is the third of Digital's 18-bit machines, with essentially the same instruction set architecture as the PDP-4 and the PDP-9.
Le PDP-7 est la troisième des machines 18 bits de Digital, et conserve pour l'essentiel la même architecture de jeu d'instructions (Instruction Set Architecture ou ISA) que le PDP-4 et le PDP-9. |
| 9. | V8 can compile to x86, ARM or MIPS instruction set architectures in both their 32- and 64-bit editions; as well, it has been ported to PowerPC and IBM s390 for use in servers.
V8 peut compiler vers x86 , ARM ou MIPS dans leurs éditions 32 bits et 64 bits; de plus, il a été porté sur PowerPC et IBM s390, pour une utilisation sur des serveurs. |
| 10. | MIPS (Microprocessor without Interlocked Pipelined Stages) is a reduced instruction set computer (RISC) instruction set architecture (ISA) developed by MIPS Computer Systems (an American company that is now called MIPS Technologies).
L'architecture MIPS (de l'anglais : microprocessor without interlocked pipeline stages) est une architecture de processeur de type Reduced instruction set computer (RISC) développée par la société MIPS Technologies (alors appelée MIPS Computer Systems), basée à Mountain View en Californie. |
